### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出顧公爾番号 特開2001-84927 (P2001-84927A)

(43)公開日 平成13年3月30日(2001.3.30)

(51) Int.CL.		識別配号	FI			7	-7]-}*(多考)
H01J	31/12		H01	J 31/12		С	5 C O 3 1
G09F	9/30	338	G 0 9 1	F 9/30 ·		338	5 C O 3 2
	-	360		-		360	5 C O 3 6
G 0 9 G	3/22		G096	3/22		E	5 C O 8 O
			•			G	5 C O 9 4
			審査請求 未請求 🖁	求項の数21	OL	(全 21 頁)	最終頁に続く

(21)出顧番号	特顏平11-257698	(71)出顧人	000005108
			株式会社日立製作所
(22)出顧日	平成11年9月10日(1999.9.10)	İ	東京都千代田区神田駿河台四丁目6番地
		(72)発明者	鈴木 睦三
			東京都国分寺市東茲ケ窪一丁目280番地
		ŀ	株式会社日立製作所中央研究所内
		(72)発明者	金子 好之
	· .		東京都国分寺市東恋ケ程一丁目280番地
	•		株式会社日立製作所中央研究所内
		(74)代理人	100083552
		(1-2)14-27	◆椰子 \$4m (0克

最終頁に続く


### (54) 【発明の名称】 画像表示装置

### (57)【要約】

【課題】 消費電力を低減することができる画像表示装置を提供する。

【解決手段】 複数個のトランジスタ素子と、前記各トランジスタ素子毎に設けられるとともに、下部電極と、絶縁層と、上部電極とをこの順番に積層した構造を有し、前記上部電極に正極性の電圧を印加した際に、前記上部電極表面から電子を放出する電子源素子と、第1の方向に設けられる第1の信号線と、前記第1方向と直交する第2の方向に設けられる第2信号線とを有する第1の基板と、枠部材と、蛍光体を有する第2の基板とを備える表示素子を備え、前記各トランジスタ素子と前記各電子源素子とは、前記第1の信号線と前記第2の信号線との交差領域に設けられる。

## 図 1



### 【特許請求の範囲】

【請求項1】 複数個のトランジスタ素子と、

前記各トランジスタ素子毎に設けられるとともに、下部 電極と、絶縁層と、上部電極とをこの順番に積層した構 造を有し、前記上部電極に正極性の電圧を印加した際 に、前記上部電極表面から電子を放出する電子源素子 と

第1の方向に設けられる第1の信号線と、

前記第1方向と直交する第2の方向に設けられる第2信 号線とを有する第1の基板と、

枠部材と、

蛍光体を有する第2の基板とを備え、前記第1の基板、 前記枠部材および前記第2の基板とで囲まれる空間が真 空雰囲気とされる表示素子を備える画像表示装置であっ て

前記各トランジスタ素子と前記各電子源素子とは、前記第1の信号線と前記第2の信号線との交差領域に設けられることを特徴とする画像表示装置。

【請求項2】 複数個のトランジスタ素子と、

前記各トランジスタ素子毎に設けられるとともに、下部 電極と、絶縁層と、上部電極とをこの順番に積層した構 造を有し、前記上部電極に正極性の電圧を印加した際 に、前記上部電極表面から電子を放出する電子源案子 と、

第1の方向に設けられる第1の信号線と、

前記第1方向と直交する第2の方向に設けられる第2信 号線とを有する第1の基板と、

枠部材と、

蛍光体を有する第2の基板とを備え、前記第1の基板、 前記枠部材および前記第2の基板とで囲まれる空間が真 空雰囲気とされる表示素子を備える画像表示装置であっ て、

前記各トランジスタ素子は、前記第1の信号線と前記第2の信号線とで囲まれる領域内に設けられることを特徴とする画像表示装置。

【請求項3】 複数個のトランジスタ案子と、

前記各トランジスタ素子毎に設けられるとともに、下部 電極と、絶縁層と、上部電極とをこの順番に積層した構 造を有し、前記上部電極に正極性の電圧を印加した際 に、前記上部電極表面から電子を放出する電子源素子 と、

第1の方向に設けられる第1の信号線と、

前記第1方向と直交する第2の方向に設けられる第2信 号線とを有する第1の基板と、

枠部材と、

蛍光体を有する第2の基板とを備え、前記第1の基板、 前記枠部材および前記第2の基板とで囲まれる空間が真 空雰囲気とされる表示素子を備える画像表示装置であっ て、

前記各トランジスタ素子の制御電極は、前記複数の第1

の信号線の中の1つに電気的に接続され、

前記各トランジスタ素子の第1の電極は、前記複数の第 2の信号線の中の1つに電気的に接続され、

前記各トランジスタ素子の第2の電極は、前記各トランジスタ素子毎に設けられる前記電子源素子の前記下部電極に電気的に接続されることを特徴とする画像表示装置。

【請求項4】 前記トランジスタ素子と前記電子源案子とは、異なる層に形成されることを特徴とする請求項1ないし請求項3のいずれか1項に記載の画像表示装置。

【請求項5】 前記トランジスタ素子は、前記電子源素子の前記下部電極より下側の層で、かつ前記下部電極の下側に形成されることを特徴とする請求項4記載の画像表示装置。

【請求項6】 前記第1の基板は、前記第1の基板上に 形成される複数個の半導体層と、

前記複数個の半導体層上に形成される第1の絶縁層と、 前記第1の絶縁層上に形成される前記制御電極と、

前記第1の絶縁層上に形成され、前記制御電極と電気的 に接続される前記第1の信号線と、

前記第1の絶縁層上に形成される第2の絶縁層と、

前記第2の絶縁層上に形成される前記第2の信号線と、

前記第2の絶縁層上に形成される第3の絶縁層と、

前記第3の絶縁層上に形成される前記各電子源素子の前記下部電極とを有し、

前記各トランジスタ索子は、前記各半導体層と前記各制 御電極とで構成され、

前記各半導体層の第1の電極領域は、前記第1の絶縁層と前記第2の絶縁層に形成される第1のコンタクトホールを介して、前記第2の信号線と電気的に接続され、

前記各半導体層の第2の電極領域は、前記第1の絶縁層、前記第2の絶縁層および前記第3の絶縁層に形成される第2のコンタクトホールを介して、前記各下部電極と電気的に接続されていることを特徴とする請求項4または請求項5に記載の画像表示装置。

【請求項7】 前記上部電極は、前記各電子源素子に対して共通に形成されていることを特徴とする請求項1ないし請求項6のいずれか1項に記載の画像表示装置。

【請求項8】 前記各電子源素子が形成される領域以外 の領域に形成される上部電極バスラインを有し、

前記上部電極は、その周辺部が前記上部電極バスライン を覆うように形成されることを特徴とする請求項1ない し請求項6のいずれか1項に記載の画像表示装置。

【請求項9】 前記上部電極に、反転パルス電圧を印加 することを特徴とする請求項7または請求項8に記載の 画像表示装置。

【請求項10】 前記各トランジスタ素子の出力インピーダンスは、前記各電子源の動作領域での做分抵抗値よりも小さいことを特徴とする請求項1ないし請求項9に記載の画像表示装置。

【請求項11】 前記各第1の信号線に駆動電圧を供給 する第1の駆動手段と、

前記各第2の信号線に駆動電圧を供給する第2の駆動手 段とを備え

前記第2の駆動手段は、前記各第2の信号線に定電流を 供給する定電流回路を有することを特徴とする請求項1 ないし請求項10のいずれか1項に記載の画像表示装 置。

【請求項12】 複数個のトランジスタ素子と、

前記各トランジスタ素子毎に設けられる複数個の電子放 出案子と、

第1の方向に設けられる第1の信号線と、

前記第1方向と直交する第2の方向に設けられる第2の 信号線とを有する第1の基板と、

枠部材と、

蛍光体を有する第2の基板とを備え、前記第1の基板、 前記枠部材および前記第2の基板とで囲まれる空間が真 空雰囲気とされる表示素子と、

前記各第1の信号線に駆動電圧を供給する第1の駆動手 段と、

前記各第2の信号線に駆動電圧を供給する第2の駆動手 段とを備える画像表示装置であって、

前記各トランジスタ索子の制御電極は、前記複数の第1 の信号線の1つに電気的に接続され、

前記各トランジスタ素子の第1の電極は、前記複数の第 2の信号線の中の1つに電気的に接続され、

前記各トランジスタ素子の第2の電極は、前記各トランジスタ素子毎に設けられる前記複数個の電子放出素子に電気的に接続され、

前記第2の駆動手段は、前記各第2の信号線に定電流を 供給する定電流回路を有することを特徴とする画像表示 装置。

【請求項13】 前記第1の基板は、前記第1の基板上 に形成される前記第2の信号線と、

前記第1の基板上に形成される複数個の第3の電極と、 前記第1の基板上に、前記第2の信号線および前記第3 の電極の一部を覆うように形成される複数個の半導体層 と

前記各第3の電極上に、前記各半導体層の一部を覆うように形成される前記電子放出素子と

前記電子放出素子が形成される領域を除いて、前記第2 の信号線および前記半導体層上に形成される第1の絶縁 層と、

前記第1の絶縁層上に形成される前記制御電極と、

前記第1の絶縁層上に形成され、前記制御電極と電気的 に接続される前記第1の信号線とを有し、

前記各トランジスタ素子は、前記半導体層と前記制御電 極とで構成されることを特徴とする請求項12に記載の 画像表示装置。

【請求項14】 複数個のトランジスタ案子と、

前記各トランジスタ素子毎に設けられる電界<del>発光</del>素子 と、

第1の方向に設けられる第1の信号線と、

前記第1方向と直交する第2の方向に設けられる第2の 信号線とを有する第1の基板を備える表示素子と

前記各第1の信号線に駆動電圧を供給する第1の駆動手段と

前記各第2の信号線に駆動電圧を供給する第2の駆動手 段とを備える画像表示装置であって、

前記各トランジスタ素子の制御電極は、前記複数の第1 の信号線の中の1つに電気的に接続され、

前記各トランジスタ素子の第1の電極は、前記複数の第 2の信号線の中の1つに電気的に接続され、

前記各トランジスタ素子の第2の電極は、前記各トランジスタ素子毎に設けられる前記各電界発光素子の第1の電極に電気的に接続され、

前記第2の駆動手段は、前記各第2の信号線に定電流を 供給する定電流回路を有することを特徴とする画像表示 装置。

【請求項15】 前記トランジスタ素子と前記電界発光 素子とは、異なる層に形成されることを特徴とする請求 項14に記載の画像表示装置。

【請求項16】 前記第1の基板は、前記第1の基板上 に形成される複数個の半導体層と、

前記複数個の半導体層上に形成される第1の絶縁層と、 前記第1の絶縁層上に形成される前記制御電極と、

前記第1の絶縁層上に形成され、前記制御電極と電気的 に接続される前記第1の信号線と

前記第1の絶縁層上に形成される第2の絶縁層と、

前記第2の絶縁層上に形成される前記第2の信号線と、 前記第2の絶縁層上に形成される前記電界発光素子の第 1の電極とを有し、

前記各トランジスタ素子は、前記各半導体層と前記各制 御電極とで構成され、

前記各半導体層の第1の電極領域は、前記第1の絶縁層と前記第2の絶縁層に形成される第1のコンタクトホールを介して、前記第2の信号線と電気的に接続され、

前記各半導体層の第2の電極領域は、前記第1の絶縁層と前記第2の絶縁層に形成される第2のコンタクトホールを介して、前記電界発光素子の第1の電極と電気的に接続されていることを特徴とする請求項15に記載の画像表示装置。

【請求項17】 複数個のトランジスタ素子と、

前記各トランジスタ素子毎に設けられる発光ダイオード 素子と、

第1の方向に設けられる第1の信号線と、

前記第1方向と直交する第2の方向に設けられる第2の 信号線とを有する第1の基板を備える表示素子と、

前記各第1の信号線に駆動電圧を供給する第1の駆動手段と

前記各第2の信号線に駆動電圧を供給する第2の駆動手 段とを備える画像表示装置であって、

前記各トランジスタ素子の制御電極は、前記複数の第1 の信号線の中の1つに電気的に接続され、

前記各トランジスタ素子の第1の電極は、前記複数の第 2の信号線の中の1つに電気的に接続され、

前記各トランジスタ素子の第2の電極は、前記各トランジスタ素子毎に設けられる前記発光ダイオードの第1の電極に電気的に接続され、

前記第2の駆動手段は、前記各第2の信号線に定電流を 供給する定電流回路を有することを特徴とする画像表示 装置。

【請求項18】 前記各トランジスタ素子は、薄膜トランジスタであり、当該薄膜トランジスタを非飽和領域で動作させることを特徴とする請求項1ないし請求項17のいずれか1項に記載の画像表示装置。

【請求項19】 前記トランジスタ素子は、ポリシリコンで構成されることを特徴とする請求項1ないし請求項18のいずれか1項に記載の画像表示装置。

【請求項20】 前記トランジスタ素子は、アモルファスシリコンで構成されることを特徴とする請求項1ないし請求項18のいずれか1項に記載の画像表示装置。

【請求項21】 前記第1の駆動手段および前記第2の 駆動手段の少なくとも一方を、前記第1の基板上に形成 したことを特徴とする請求項1ないし請求項20のいず れか1項に記載の画像表示装置。

### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は、画像表示装置に係わり、特に、発光素子をマトリクス状に並べ、それらの発光を制御することによって画像を表示する画像表示装置に適用して有効な技術に関する。

#### [0002]

【従来の技術】互いに直交する電極群の交点を画素と し、各画素への印加電圧を調整することによって画像を 表示するマトリクス型表示装置(マトリクス型ディスプ レイ)には、液晶ディスプレイの他、フィールドエミッ ション・ディスプレイ(以下、FEDと称する。)、エ レクトロルミネセンス・ディスプレイ(EL)、発光ダ イオード・ディスプレイ (LED) などが知られてい る。例えば、FEDは、特開平4-289644号公報 に記載されているように、各画素毎に電子放出電子素子 を配置し、そこからの放出電子を真空中で加速した後、 蛍光体に照射し、照射した部分の蛍光体を発光させるも のである。FED用の電子放出素子の一例として、薄膜 型電子源マトリクスがある。薄膜型電子源とは、絶縁体 に高電界を印加して生成するホットエレクトロンを利用 する電子放出索子である。以下、代表例として、上部電 極-絶縁層-下部電極の3層構造の薄膜で構成されるM IM(Metal-Insulator-Metal)型電子源について説明

する。

【0003】図21は、薄膜型電子源の代表例であるM I M型電子源の動作原理を説明するための図である。上 部電極11と下部電極13との間に駆動電圧を印加し て、トンネル絶縁層12内の電界を1~10MV/cm 以上にすると、下部電極13中のフェルミ準位近傍の電 子はトンネル現象により障壁を透過し、トンネル絶縁層 12、上部電極11の伝導帯へ注入されホットエレクト ロンとなる。これらのホットエレクトロンの一部は、ト ンネル絶縁層12中および上部電極11中で、固体との 相互作用で散乱を受けエネルギーを失う。この結果、上 部電極11-真空10界面に到達した時点では、様々な エネルギーを有したホットエレクトロンがある。これら のホットエレクトロンのうち、上部電極11の仕事関数 (φ)以上のエネルギーを有するものは、真空10中に 放出され、それ以外のものは上部電極11に流れ込む。 なお、MIM型薄膜電子源は、例えば、特開平9-32 0456号公報に記載されている。ここで、上部電極1 1と下部電極13とを複数本設け、これら複数本の上部 電極11と下部電極13と直交させて、薄膜型電子源を マトリクス状に形成すると任意の場所から電子線を発生 させることができるので、画像表示装置の電子源として 使用することができる。即ち、各画素毎に薄膜型電子源 素子を配置し、そこからの放出電子を真空中で加速した 後、蛍光体に照射し、照射した部分の蛍光体を発光させ ることにより所望の画像を表示する画像表示装置を構成 することができる。薄膜型電子源は、放出電子ビームの 直進性に優れるため高精細の表示装置を実現できる。表 面汚染の影響を受けにくいので扱いやすい、などFED 用電子放出索子として優れた特徴を有している。

### [0004]

【発明が解決しようとする課題】薄膜電子源マトリクス を用いた表示装置では、陰極線管 (Cathode-ray tube: CRT)のようにシャドウマスクを用いず、またビーム 偏向回路もないため、その消費電力はCRTよりもやや 小さいかあるいは同程度である。薄膜電子源マトリクス を用いた画像表示装置における従来の駆動方法による薄 膜電子源マトリクスでの消費電力を概算する。図22 は、従来の薄膜電子源マトリクスの概略構成を示す図で ある。行方向に伸びる行電極310に薄膜型電子源素子 301の一方の電極(下部電極13)が結線され、列方 向に伸びる列電極311に薄膜型電子源素子301の他 方の電極(上部電極11)が結線されている。なお、図 22では3行×3列の場合を図示しているが、実際には 表示装置を構成する画案、あるいはカラー表示装置の場 合はサブ画素 (sub-pixel) の個数だけ薄膜型電子源素 子301が配置されている。ここで、R2番目の行電極 310に負の電圧パルス (-V1)を印加し、同時にC 2番目の列電極311に正の電圧パルス(V2)を印加 すると、R2の行電極310と、C2の列電極311と

の交点(R2、C2)にある薄膜型電子源素子301に(V1+V2)なる電圧が印加されるので、電子が放出される。放出された電子は、加速されたあと蛍光体に照射し、蛍光体を発光させる。このような線順次駆動では、単位時間にある画素が発光する期間(デューティ比)が、走査線、即ち、行電極310の本数Nに反比例する。即ち、画面の明るさは1/Nになってしまう。しかし、1997 SID International Symposium Digest of Technical Papers、pp. 123~126(1997.5月)で示されているように、薄膜型電子源素子301と蛍光体を用いた画像表示装置では、パルス印加時に発光する輝度が十分高いため、線順次駆動でも十分な明るさが得られる。また、印加電圧と輝度との関係も急峻な関値特性を有するため、N=1000程度の場合でも単純マトリクス駆動で十分なコントラストが得られる。即ち、液晶表示装

1 秒間に画面を書き換える回数(フィールド周波数)を fとすると、N本の行電極全体での無効電力(Pr)は 下記(2)で表される。

M · Ce · Vr²

 $Pr = f \cdot N \cdot M \cdot Ce \cdot Vr^2$ 

1本の列電極311にはN個の薄膜電子源素子が接続しているから、M本の列電極全体での無効電力(Pc)は、M本全ての列電極311にパルス電圧を印加する場

B 1 1 にパルス電圧を印加する場 【 P c = f · M · N · (N · Ce · Vc²)

ここで、Vcは、列電極311に印加される電圧パルスの振幅である。画面を1回書き換える期間(1フィールド期間)に列電極311にはN回パルスが印加されるので、PrとくらべてNが余分に乗ぜられている。なお、M本の列電極311のうち、m本にパルス電圧を印加する場合は、前記(3)式のMをmに置き換えた形になる。一例として、代表的な値、f=60Hz、N=480、M=1920、Ce=0、1nF、Vr=Vc=4Vを用いると、Pr=0.09[W]、Pc=42[W]となる。この場合、薄膜電子源素子自体の消費電力は1.6[W]程度なので、全消費電力は44[W]程度となる。これは実用上問題ない消費電力である。しかし、更に低消費電力化を図りたい場合は、データバルス印加に伴う無効電力Pcを削減することが有効であることがわかる。

【0009】このように、CRTに対応した画像表示装置として用いる場合は、従来の技術でも消費電力の点からは問題ない。しかしながら、薄膜電子源マトリクスを用いた表示装置の特徴は、薄型の表示装置が実現できることである。このような薄型表示装置においては、ボータブルな表示装置としての用途があり、この場合、消費電力は一層低減することが望ましい。また、各薄膜型電子源素子301の実効インピーダンスが小さい、即ち、比較的大きな電流が素子に流れるため、薄膜電子源マトリクスを線順次駆動で動作させる際、1本の電極に多数の素子の電流が流れるため、配線抵抗を十分小さくしな

置の場合と異なり、薄膜電子源を用いたディスプレイの 場合、関値特性を改善する目的や発光期間のデューティ 比を増やす目的では、各画素にスイッチング素子を設け る必要はない。

【0005】図22の構成で、駆動回路の無効消費電力を求めてみる。無効消費電力とは、駆動する薄膜型電子源素子301の静電容量に電荷を充電・放電させるのに消費する電力であり、発光には寄与しない。各薄膜型電子源素子301の1個あたりの静電容量をCeとし、列電極311の本数をM、行電極の本数をNとしたときに、行電極310に振幅Vrのバルスを1回印加した場合の無効電力は下記(1)式で表される。

【0006】 【数1】

【0007】 【数2】

..... (2)

合は下記(3)式で表される。

[0008]

【数3】

 $Vc^2$ )  $\cdots \cdots (3)$ 

いと画面全体で均一な明るさが得られない等の問題もあった。さらに、電界放射型陰極、有機EL素子等をマトリクス状に配置した画像表示装置でも同じような問題があった。本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、画像表示装置において、その消費電力を低減することが可能となる技術を提供することにある。また、本発明の他の目的は、画像表示装置において、表示品質を向上させることが可能となる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

[0010]

【課題を解決するための手段】初めに、本発明の動作原理について説明する。図1は、本発明の画像表示装置の薄膜マトリクスの一例の概略成を示す図である。従来では、行電極310と列電極311とが交差する領域の近傍に、薄膜型電子源素子301のみを接続していたが、図1に示すように、本発明では、行電極(本発明の第1の信号線)310と列電極(本発明の第2の信号線)312が交差する領域の近傍に、トランジスタ302と薄膜型電子源素子301の一方の電極(下部電極13)に駆動電圧を供給する。即ち、画素トランジスタ302のゲート電極を行電極310に接続し、ソース電極を列電極311に接続し、さらに、ドレイン電極を薄膜型電子源素子301の一方の電極(下部

電極)に接続する。また、薄膜型電子源素子301の他 方の電極(上部電極11)は、上部電極駆動回路45に 結線する。なお、トランジスタとして、薄膜トランジス タ (TFT; Thin-File Transistor) を用いる場合は、 ソース電極とドレイン電極は実質的には区別がないが、 薄膜トランジスタ(TFT)の場合も含めて、本明細書 では便宜的にソース電極、ドレイン電極と呼ぶことにす る。本明細書では、行電極310と列電極311とが交 差する領域の近傍を交差領域と称し、また、以下の説明 では、行電極310と列電極311とで囲まれる領域を 「画素」と呼び、各画素領域に設けられるトランジスタ 302を「画案トランジスタ」と呼ぶことにする。さら に、カラー画像表示の場合は、赤、青、緑の各サブ画素 (sub-pixel)の組み合わせで1画素 (pixel)を形成す るが、ここで定義した「画素」とはカラー画像表示の場 合はサブ画素 (sub-pixel) に相当する。

【0011】R2番目の行電極310と、C2番目の列 電極311との交差領域(R2、C2)の薄膜型電子源 案子301は、以下のようにして動作させる。R2番目

 $Pr = f \cdot N \cdot M \cdot Cgs \cdot Vr^2$ 

ここで、Vrは、行電極310に印加される電圧パルス・ の振幅であり、Cssは、各ドットの画素トランジスタ3 02のゲート-ソース間寄生容量である。通常Cgs=1 pF程度であり、薄膜型電子源素子301の1個あたり の静電容量 (Ce) の1/100~1/1000程度な

 $P\ c = f\ \cdot\ M\ \cdot\ N\ \cdot\ Ce\ \cdot\ V\ c^2 + f\ \cdot\ M\ \cdot\ N\ \cdot\ \ (N-1\ )\ \cdot\ Cdse\ \cdot\ Vc^2$ 

この(5)式で、第1項は画素トランジスタ302が導 通状態にあるドットの寄与であり、第2項はそれ以外の ドット、即ち、画素トランジスタ302がOFF状態に

あるドットの寄与である。ここで、Vcは、行電極31 1に印加される電圧パルスの振幅であり、Cdseは、画 素トランジスタのドレイン-ソース間寄生容量 (Cds)

 $Cdse = (1/Cds + 1/Ce)^{1}$ 

=Cds/(Cds/Ce+1)

通常Cdsは1pF程度以下で、Ceの1/100~1/ 1000程度なので、CdseはCdsとほぼ等しく、Ceの 1/100~1/1000程度である。したがって、無 効電力(Pc)は、従来の方法に比べて約1/Nに低減 させることができる。このように、本発明によれば、馭 動回路の無効電力(即ち、薄膜電子源マトリクスでの消 費電力)を大幅に低減することができる。また、駆動回 路の負荷容量が小さくなることから、駆動回路に対する 要求も緩和されるので、駆動回路の低コスト化にも寄与 することができる。

【0016】表示装置において、各画素にトランジスタ を設けて各画索の動作を制御する方式、即ち、アクティ ブ・マトリクス方式と呼ばれる方式はいくつか提案・実 施されている。液晶表示装置においては、アクティブ・ マトリクス方式が広く用いられているが、これは液晶素

の行電極310にパルス電圧を印加して、画素トランジ スタ302を導通(ON)状態にする。同時に、C2番 目の列電極311に(V2)の電圧振幅のパルスを印加 すると、交差領域(R2、C2)の薄膜型電子源素子3 01には (Vcom $-V2-\Delta V$ ) なる電圧が印加され、 電子が放出される。ここで、Vcomは上部電極駆動回路 45の出力電圧であり、ΔVは、画素トランジスタ30 2の抵抗(出力インピーダンス)による電圧降下量であ る。R1番目およびR3番目の行電極310に接続され ているドットでは、画素トランジスタ302がOFF状 態なので、対応する薄膜型電子源素子301には電圧が 印加されず、電子は放出しない。このように、本発明で は、線順次駆動方式により画像表示を行う。

【0012】本発明を用いた場合の駆動回路で消費され る無効電力を概算する。行電極駆動回路41の無効電力 (Pr)は下記(4)式で表される。

[0013]

【数4】

ので、無効電力(Pr)も従来の1/100~1/10 00程度になる。列電極駆動回路42の無効電力(P c)は下記(5)で表される。

[0014]

【数5】

......... (5)

と、薄膜型電子源の301の1個あたりの静電容量 (C e)とを直列接続した合成容量であり、下記(6)式で 表される。

[0015]

【数6】

. . . . . . . . . . . (6)

子の電圧に対する透過率の閾値特性が急峻でないため、 単純マトリクス方式だとコントラストが低下してしまう ためである。アクティブ・マトリクス駆動により各画索 に電圧が印加される期間を延ばし、換言すればデューテ ィ比を大きくすることによりコントラストを向上させる ためのものである。これに対し、本発明は、各画素の動 作モードは線順次駆動方式であり、即ち、発光のデュー ティ比は1/Nになっており、液晶表示装置でのアクテ ィブ・マトリクス駆動とは本質的に異なる。エレクトロ ルミネセンス型表示装置(ELディスプレイ)でのアク ティブマトリクス駆動は、例えば、1999 SID Internati onal Symposium Digest of Technical Papers, pp.438 ~441(1999.5月)に述べられているように、各画案に 最低限2個のトランジスタと蓄積容量を組み合わせて実 現する。これは、蓄積容量への電荷の出し入れを制御す

るトランジスタと、蓄積容量の電圧に応じて各画素のE し案子の発光を制御するトランジスタの2個を組み込ん でいる。これにより各画素のEし素子の発光期間、即 ち、デューティ比を増大させ、高輝度を得るものであ る。したがって、この方式も、本発明とは本質的に異な る。フィールドエミッション・ディスプレイ(FED) にアクティブマトリクス駆動を適用する例は、例えば、 表面伝導型電子源のマトリクスの各ドットにトランジス タを形成する例が、特開平9-219164号に記され ている。この公知例では、表面伝導型電子源からの放出 電流がドット毎にばらつくのを防ぐために、各画素のトランジスタの定電流特性を用いて電流量の均一化を図る ものである。

【0017】図2は、MOSトランジスタの、ゲート電圧一定条件でのドレイン電流 ( $I_D$ ) 対ドレイン-ソース間電圧 ( $V_{DS}$ ) の関係を示したものである。図2にから明らかなように、 $V_{DS}$ がある値以上になると(即ち、飽和領域では) $I_D$ は $V_{DS}$ によらずほぼ一定になる。前記公知例では、各ドットの画素トランジスタが、この飽

 $I_0(sat) = k \cdot (V_{GS} - V_T)^2$ 

ここで、 $V_{GS}$ はトランジスタのゲートーソース間電圧、 $V_T$ は関値電圧である。kは、トランジスタを構成する半導体の移動度 $\mu_n$ やゲート容量 $C_{GS}$ 、トランジスタの構造パラメータ(W、L)で表される量であり、下記

 $k = (1/2) \mu_n C_{ox} (W/L)$ 

実際のトランジスタでは、閾値電圧( $V_{\rm T}$ )にバラツキ が発生する. 飽和領域でのドレイン電流 ( In (sat)) は、 $(V_{GS} - V_{T})$  の2乗に比例するので、閾値電圧  $(V_I)$ のバラツキの影響が極めて大きい。このため、 画素トランジスタを飽和領域で動作させ、その定電流特 性を用いる方式は、画素トランジスタの特性バラッキの 影響が大きく、画索トランジスタを高い均一性をもって 作らなければならないという問題点があった。特に、画 素トランジスタとして、アモルファスシリコン (以下、 単に、a-Siと称する.)やポリシリコン(以下、単 に、Poly-Siと称する。) などで構成した薄膜ト ランジスタ(TFT)を用いる場合には、画業TFTの 均一性確保が困難になる。本発明では、画索トランジス タ302の特性バラツキの影響を低減するために、 画紫 トランジスタを非飽和領域、即ち、ソース電極とドレイ ン電極との間に印加される電圧により、ドレイン電流 ( I<sub>D</sub>) が大きく変化する領域で動作させる。図2の、 ドレイン電流(Ip)対ドレイン-ソース間電圧 (Vos)の特性で、非飽和領域の傾きの逆数、即ち、非 飽和領域での有効抵抗値(出力インピーダンス)Rは、 下記(9)式で表される。

[0021]

【数9】

和領域で動作するように印加電圧を設定し、画索トランジスタの定電流特性を利用して放出電流を一定にするものである。電界放射陰極を電子源に用いたFEDについても、各ドットにトランジスタを設ける方式が提案されており、例えば、Proceedings of the 5th Internation alDisplay Workshops、pp.667~670(1998.12月)に記載されているが、これも前記公知例と同様で、画案トランジスタを飽和領域で動作させ、その定電流特性を用いて電子放出のノイズの低減や放出電流の安定化を図っている。これらの公知例で開示されている、画索トランジスタを飽和領域で動作させその定電流特性を用いる方式は、画案トランジスタの特性バラッキの影響が大きいという問題がある。

【0018】以下、この点について説明する。一般に、図2に示すMOSトランジスタの飽和領域でのドレイン電流 I<sub>p</sub>(sat)は下記(7)式で表される。

【0019】 【数7】

...... (7)

(8)式で表される。

[0020]

【数8】

$$R = \left(\frac{dI_D}{dV_{DS}}\right)^{-1} = \left\{2k(V_{GS} - V_T)\right\}^{-1}$$

【0022】前記(9)式から分かるように、非飽和領域の特性は、 $(V_{G6}-V_T)$ の-1乗にしか依存しないので、 $I_D(sat)$ と比べて関値電圧( $V_T$ )のパラツキの影響が小さい。次に、図1に示すように、薄膜型電子源素子(MIM型電子源素子)301と画素トランジスタ302とを直列接続し、その全体に外部電圧( $V_0$ )を印加する場合を想定し、画素トランジスタ302の出力インピーダンス(R)のパラツキが、薄膜型電子源素子302に流れる電流に与える影響を見積もる。薄膜型電子源素子301のダイオード電流(Id) -電圧特性(V)を、Id=f(V)、画素トランジスタの出力インピーダンスがR、 $R+\Delta R$ の時に流れる電流をそれぞれI、 $\Delta I$ とすると、下記(Id0)の関係がある。【Id0023】

【数10】

 $\frac{\Delta I}{I} = \left(\frac{\Delta R}{R + \Delta R}\right) / (1 + \alpha)$   $\alpha = \frac{r_e}{R + \Delta R}$ 

【0024】したがって、画素トランジスタ302の出

カインピーダンス(R+ $\Delta$ R)を、薄膜型電子源案子3 01の(動作点での) 微分抵抗reより小さくし、 $\alpha$   $\geq$  1とすれば、前記(10)式は下記(11)のように変形できる。

[0025]

【数11】

# $\frac{\Delta I}{I} \le \frac{1}{2} \left( \frac{\Delta R}{R + \Delta R} \right)$

【0026】これにより、画素トランジスタ302の特 性バラツキ(AR)が表示画像の均一性に与える影響は 更に小さくなる。雪い換えると、画素トランジスタ30 2の特性バラツキの許容量が大きくなり製造しやすくな る。画素トランジスタ302の特性バラッキの影響を小 さくする別の方法は、画素トランジスタ302を非飽和 領域で動作させ、列電極駆動回路42を定電流回路で構 成することである。この場合、画素トランジスタ302 は、オン抵抗(R)のスイッチング素子として使用され る. 画素トランジスタ302の有効抵抗(R)が変化し ても、薄膜型電子源素子301に流れる電流は、列電極 駆動回路42の定電流回路で規定されるので、一定電流 が流れる。この方式は、画素トランジスタとして、a-SiやPoly-Siなどで構成した薄膜トランジスタ (TFT)を用い、列電極駆動回路42に単結晶シリコ ン(Si)基板を用いた場合に特に有効である。なぜな ら、単結晶シリコン (Si) 基板上に形成した場合は、 トランジスタの特性バラツキを押さえることが容易だか らである。列電極駆動回路42を定電流回路にする構成 は、印加電圧Vと発光強度Bとの関係B=g(V)に現 れるバラツキや変動量と比べて、素子電流(I)との関 係B=h(I)のバラツキが少ない場合に特に有効であ る。このような例として、有機EL(有機エレクトロル ミネッセンス)素子や発光ダイオード(LED)があ

【0027】即ち、本願において開示される発明のう ち、代表的なものの概要を簡単に説明すれば、下記の通 りである。本発明は、複数個のトランジスタ素子と、前 配各トランジスタ素子毎に設けられるとともに、下部電 極と、絶縁層と、上部電極とをこの順番に積層した構造 を有し、前記上部電極に正極性の電圧を印加した際に、 前記上部電極表面から電子を放出する電子源素子と、第 1の方向に設けられる第1の信号線と、前記第1方向と 直交する第2の方向に設けられる第2信号線とを有する 第1の基板と、枠部材と、蛍光体を有する第2の基板と を備え、前記第1の基板、前記枠部材および前記第2の 基板とで囲まれる空間が真空雰囲気とされる表示素子を 備える画像表示装置であって、前記各トランジスタ紫子 と前記各電子源素子とは、前記第1の信号線と前記第2 の信号線との交差領域に設けられることを特徴とする。 また、本発明は、複数個のトランジスタ素子と、前記各

トランジスタ素子毎に設けられるとともに、下部電極 と、絶縁層と、上部電極とをこの順番に積層した構造を 有し、前記上部電極に正極性の電圧を印加した際に、前 記上部電極表面から電子を放出する電子源素子と、第1 の方向に設けられる第1の信号線と、前記第1方向と直 交する第2の方向に設けられる第2信号線とを有する第 1の基板と、枠部材と、蛍光体を有する第2の基板とを 備え、前記第1の基板、前記枠部材および前記第2の基 板とで囲まれる空間が真空雰囲気とされる表示素子を備 える画像表示装置であって、前記各トランジスタ素子 は、前記第1の信号線と前記第2の信号線とで囲まれる 領域内に設けられることを特徴とする。また、本発明 は、複数個のトランジスタ索子と、前記各トランジスタ 衆子毎に設けられるとともに、下部電極と、絶縁層と、 上部電極とをこの順番に積層した構造を有し、前記上部 電極に正極性の電圧を印加した際に、前記上部電極表面 から電子を放出する電子源索子と、第1の方向に設けら れる第1の信号線と、前記第1方向と直交する第2の方 向に設けられる第2信号線とを有する第1の基板と、枠 部材と、蛍光体を有する第2の基板とを備え、前記第1 の基板、前記枠部材および前記第2の基板とで囲まれる 空間が真空雰囲気とされる表示素子を備える画像表示装 置であって、前記各トランジスタ素子の制御電極が、前 記複数の第1の信号線の中の1つに電気的に接続され、 前記各トランジスタ素子の第1の電極が、前記複数の第 2の信号線の中の1つに電気的に接続され、前記各トラ ンジスタ素子の第2の電極が、前記各トランジスタ素子 毎に設けられる前記電子源素子の前記下部電極に電気的 に接続されることを特徴とする。また、本発明は、前記 各トランジスタ索子の出力インピーダンスが、前記各電 子源の動作領域での微分抵抗値よりも小さいことを特徴 とする。また、本発明は、前記各第1の信号線に駆動電 圧を供給する第1の駆動手段と、前記各第2の信号線に 駆動電圧を供給する第2の駆動手段とを備え、前記第2 の駆動手段は、前記各第2の信号線に定電流を供給する 定電流回路を有することを特徴とする。

【0028】また、本発明は、複数個のトランジスタ素子と、前記各トランジスタ素子毎に設けられる複数個の電子放出素子と、第1の方向に設けられる第1の信号線と、前記第1方向と直交する第2の方向に設けられる第2の信号線とを有する第1の基板と、枠部材と、蛍光体を有する第2の基板とを備え、前記第1の基板、前記や部材および前記第2の基板とで囲まれる空間が真空雰囲気とされる表示素子と、前記各第1の信号線に駆動電圧を供給する第1の駆動手段とを備える画像表示装置であって、前記各トランジスタ素子の制御電極は、前記複数の第1の信号線の中の1つに電気的に接続され、前記各トランジスタ素子の第1の電極は、前記をトランジスタ素子の第1の電極は、前記をトランジスタ素子の第1の電極は、前記をトランジスタ素子の第1の電極は、前記各トラ

ンジスタ素子の第2の電極は、前記各トランジスタ素子 毎に設けられる前記複数個の電子放出素子に電気的に接 続され、前記第2の駆動手段は、前記各第2の信号線に 定電流を供給する定電流回路を有することを特徴とす る。

【0029】また、本発明は、複数個のトランジスタ素 子と、前記各トランジスタ素子毎に設けられる電界発光 素子と、第1の方向に設けられる第1の信号線と、前記 第1方向と直交する第2の方向に設けられる第2の信号 線とを有する第1の基板を備える表示素子と、前記各第 1の信号線に駆動電圧を供給する第1の駆動手段と、前 記各第2の信号線に駆動電圧を供給する第2の駆動手段 とを備える画像表示装置であって、前記各トランジスタ 索子の制御電極は、前記複数の第1の信号線の中1つに 電気的に接続され、前記各トランジスタ素子の第1の電 極は、前記複数の第2の信号線の中の1つに電気的に接 続され、前記各トランジスタ索子の第2の電極は、前記 各トランジスタ素子毎に設けられる前記各電界発光素子 の第1の電極に電気的に接続され、前記第2の駆動手段 は、前記各第2の信号線に定電流を供給する定電流回路 を有することを特徴とする。

【0030】また、本発明は、複数個のトランジスタ素 子と、前記各トランジスタ素子毎に設けられる発光ダイ オード素子と、第1の方向に設けられる第1の信号線 と、前記第1方向と直交する第2の方向に設けられる第 2の信号線とを有する第1の基板を備える表示案子と、 前記各第1の信号線に駆動電圧を供給する第1の駆動手 段と、前記各第2の信号線に駆動電圧を供給する第2の 駆動手段とを備える画像表示装置であって、前記各トラ ンジスタ索子の制御電極は、前記複数の第1の信号線の 1つに電気的に接続され、前記各トランジスタ素子の第 1の電極は、前記複数の第2の信号線の中の1つに電気 的に接続され、前記各トランジスタ素子の第2の電極 は、前記各トランジスタ素子毎に設けられる前記発光ダ イオードの第1の電極に電気的に接続され、前記第2の 駆動手段は、前記各第2の信号線に定電流を供給する定 電流回路を有することを特徴とする。また、本発明は、 前記各トランジスタ案子が、薄膜トランジスタであり、 当該薄膜トランジスタを非飽和領域で動作させることを 特徴とする。

### [0031]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

[実施の形態1]本発明の実施の形態1の画像表示装置は、電子放出電子源である薄膜型電子源マトリクスと蛍光体との組み合わせによって、各ドットの輝度変調素子を形成した表示パネル(本発明の表示案子)を用い、当該表示パネルの行電極及び列電極に駆動回路を接続して

構成される。ここで、表示パネルは、薄膜電子源マトリクスが形成された電子源板と蛍光体パターンが形成された蛍光表示板とから構成される。まず、図3〜図6を用いて、本実施の形態における、画素トランジスタ305と薄膜電子源マトリクスが形成された電子源板の構造と製造方法について説明する。図3は、本実施の形態の画素トランジスタ305の配置を表す平面図である。図4は、本実施の形態の電子源板の要部断面構造を示す断面図であり、同図(a)は図3のAーB切断線に沿う断面図、同図(b)は図3のCーD切断線に沿う断面図、同図(b)は図3のCーD切断線に沿う断面図、同図(b)は図3のCーD切断線に沿う断面図、同図(b)は図3のCーD切断線に沿う断面図であり、図5は、本実施の形態の画素トランジスタ302の製造方法を説明するための図である。

【0032】以下、図5を用いて、本実施の形態の画案 トランジスタ302の製造方法について説明する。初め に、図5(a)に示すように、基板14上にジシラン (Si<sub>2</sub>H<sub>6</sub>)を原料ガスとした低圧CVD法によりa-Si膜を堆積した後、全面をレーザーアニールにして多 結晶シリコン (poly-Si) 膜600を形成する。 ここで、基板14には、無アルカリガラス、または二酸 化シリコン (SiO2;以下、単に、SiO2と称す る。)を被覆した無アルカリガラスあるいはソーダガラ スを用いる。次に、poly-Si膜600をパターン 化した後、図5(b)に示すように、SiO₂で構成さ れたゲート絶縁膜604をCVD法で形成する。次に、 図5(c)に示すように、ゲート電極601を形成した 後、イオンドーピングによりpoly-Si膜600に 不純物を注入し、図5(d)に示すように、ソース電極 602、ドレイン電極603を形成する。その後、図5 (e)に示すように、層間絶縁膜606を形成した後、 コンタクトホールを形成する。ついで、図5(f)に示 すように、列電極311と接触電極607を形成する。 続いて、図5(g)に示すように、パッシベーション膜 608をSiO2で形成した後、コンタクトホールを形 成する。最後に、アルミニウム(Al;以下、単に、A 1と称する。) - ネオジム(Nd;以下、単に、Ndと 称する。) 合金膜を形成した後、パターン化して、図5 (h) に示すように、下部電極13を形成する。ここ で、下部電極13は、図3の点線で記したパターンに形 成する。

【0033】次に、図6を用いて、薄膜電子源マトリクスの一薄膜型電子源素子301の製造方法について説明する。図6の右側の列は平面図であり、図6の左側の列は、右の図の中のA-B線に沿う断面図である。図6(a)は、図5(h)と同一である。まず、図6(b)に示すように、下部電極13上にレジスト501を形成する。この状態で、陽極酸化を行い、図6(c)に示すように、保護絶縁層15を形成する。本実施の形態では、この陽極酸化において化成電圧20V程度とし、保

護絶縁層15の膜厚を30nm程度とした。レジストパターン501をアセトンなどの有機溶媒で剥離した後、レジストで被覆されていた下部電極13表面を再度陽極酸化して、図6(d)に示すように、トンネル絶縁層12を形成する。本実施例では、この再陽極酸化において化成電圧を6Vに設定し、絶縁層膜厚を8nmとした。次に、上部電極バスライン用の導電膜を形成し、レジストをパターニングしてエッチングを行い、図6(e)に示すように、上部電極バスライン32を形成する。本実施の形態では、上部電極バスライン32を形成する。本実施の形態では、上部電極バスライン32として、膜厚が300nm程度のAl合金と膜厚が20nm程度のタングステン(W)膜との積層膜で形成し、Al合金とタングステン(W)膜とを2段階のエッチングで加工した。なお、上部電極バスライン32の材料には金(Au)などを用いても良い。

【0034】また、上部電極バスライン32をエッチン グする際は端部がテーパー形状になるようにエッチング した。最後に、図6(f)に示すように、上部電極11 を全面に形成する。本実施の形態では、上部電極11と して、膜厚1mmのイリジウム(Ir)、膜厚2mmの 白金(Pt)、膜厚3nmの金(Au)の3層をこの順 序で形成した3層積層膜を用いた。また、上部電極11 は、画像表示部分には全面に形成するが、基板周辺部の 取出電極を形成した領域には形成しない。このパターン 化の精度は極めて緩いので、本実施の形態では、このパ ターン化を金属マスクを用いて行った。このようにする と、上部電極形成後にレジストなどが上部電極11表面 に残留することがないので、清浄な上部電極11を容易 に得ることができ、電子放出特性の劣化が発生しない。 これが可能なのは、上部電極バスライン32を形成した 後に上部電極11を形成しているからである。以上のブ ロセスにより、基板14上に薄膜電子源マトリクスが完 成する。

【0035】本実施の形態の薄膜電子源マトリクスにお いては、トンネル絶縁層12で規定された領域(電子放 出領域18、図8に記載)、即ち、レジストパターン5 01で規定した領域から電子が放出される。電子放出領 域18の周辺部には、厚い絶縁膜である保護絶縁層15 を形成してあるため、上部電極一下部電極間に印加され る電界が下部電極13の辺または角部に集中しなくな り、長時間にわたって安定な電子放出特性が得られる。 本実施の形態では、図4からわかるように、画素トラン ジスタ302と薄膜型電子源案子301とは、基板14 上の別の層に形成している。このため、図3からわかる ように、薄膜型電子源素子301の大きさを小さくする ことなく、画案トランジスタ302の大きさを大きくす ることが可能である。したがって、画案トランジスタ3 02の出力インピーダンスを容易に小さくすることがで きる。本実施の形態では、薄膜型電子源素子301の動 作領域での微分抵抗値(r。)よりも、画素トランジス

タ302の出力インピーダンスが小さくなるように設定した。これにより、前記したように、画素トランジスタ302の特性バラツキが表示画像の輝度ムラに影響しにくくなる。図3の平面図から明らかなように、画素トランジスタ部は、下部電極13の下側に設けている。これにより、下部電極13が画素トランジスタ302の遮光層としても働く。

【0036】以下、図7~図9を用いて、本実施の形態 の表示パネルの構造を説明する。 図7は、本実施の形態 の表示パネルを、蛍光表示板側から見た平面図であり、 図8は、本実施の形態の表示パネルから蛍光表示板を取 り除き、表示パネルの蛍光表示板側から基板 14を見た 平面図である。図9は、本実施の形態の表示パネルの構 成を示す要部断面図であり、同図(a)は、図7、図8 中のA-B切断線に沿う要部断面図、同図(b)は、図 7、図8中のC-D切断線に沿う断面図である。但し、 図7、図8においては、基板14の図示は省略してい る。本実施の形態の蛍光表示板は、ソーダガラス等の基 板110に形成されるブラックマトリクス120と、こ のブラックマトリクス120の溝内に形成される赤 (R)・緑(G)・青(B)の蛍光体(114A~11 40)と、これらの上に形成されるメタルバック膜12 2とで構成される。以下、本実施の形態の蛍光表示板の 作成方法について説明する。まず、表示装置のコントラ ストを上げる目的で、基板110上に、ブラックマトリ クス120を形成する(図9(a)参照)。 ブラックマ トリクス120は、図7において蛍光体(114A~1 140)間に配置されるが、図7では記載を省略した。 次に、赤色蛍光体114A、緑色蛍光体114B、青色 蛍光体114Cを形成する。これら蛍光体のパターン化 は、通常の陰極線管の蛍光面に用いられるのと同様に、 フォトリソグラフィーを用いて行った。蛍光体として は、例えば、赤色にY2O2S:Eu(P22-R)、緑 色にZn2SiO4:Mn(P1-G1)、青色にZn S:Ag(P22-B)を用いればよい。次いで、ニト ロセルロースなどの膜でフィルミングした後、 基板11 0全体にA1を、膜厚50~300nm程度蒸着してメ タルバック膜122とする。その後、基板110を40 O℃程度に加熱してフィルミング膜やPVAなどの有機 物を加熱分解する。このようにして、蛍光表示板が完成 する.

【0037】このようにして製作した電子源板と蛍光表示板とを、スペーサ60を挟み込んでフリットガラスを用いて封着する。基板110に形成された蛍光体(114A~114C)と、基板14との位置関係は図7に示したとおりである。図9からわかるように、基板14を上部から平面図としてみると、全面が上部電極11に覆われている。図8には、基板14上に形成した薄膜型電子源素子301のパターンを図7に対応させて示してある。なお、図8では、図7との位置関係を明示するため

に、電子放出領域18を図示してある。電子放出領域18は、保護絶縁層15で囲まれた領域であり、実際に電子が放出される領域である。電子放出領域18の真上に蛍光体114が位置するようにしている。また、放出された電子ビームが多少広がることを考慮し、電子放出領域18の幅は、蛍光体114の幅より小さくしてある。基板110-基板14との間の距離は1~3mm程度とする。

【0038】スペーサ60はパネル内部を真空にしたと きに、大気圧の外部からの力によるパネルの破損を防ぐ ために挿入する。したがって、基板14、基板110に 厚さ3mmのガラスを用いて、幅4cm×長さ9cm程 度以下の表示面積の表示装置を製作する場合には、基板 110と基板14自体の機械強度で大気圧に耐え得るの で、スペーサ60を挿入する必要はない。スペーサ60 の形状は、例えば、図7のような直方体形状とする。こ こでは、3行毎にスペーサ60の支柱を設けているが、 機械強度が耐える範囲で、支柱の数(密度)を減らして かまわない。スペーサ60としては、ガラス製またはセ ラミクス製で、板状あるいは柱状の支柱を並べて配置す る. 封着したパネルは、1×10<sup>7</sup>Torr程度の真空 に排気して、封止する。表示パネル内の真空度を高真空 に維持するために、封止の直前あるいは直後に、パネル 内の所定の位置(図示せず)でゲッター膜の形成または ゲッター材の活性化を行う。例えば、バリウム(Ba) を主成分とするゲッター材の場合、高周波誘導加熱によ りゲッター膜を形成できる。このようにして、本実施の 形態の表示パネルが完成する。このように本実施の形態 では、基板110-基板14間の距離は1~3mm程度 と大きいので、メタルバック122に印加する加速電圧 を3~6KVと高電圧にできる。したがって、前記した ように、蛍光体(114A~114C)には陰極線管 (CRT)用の蛍光体を使用できる。

【0039】図10は、本実施の形態の表示パネルに、 駆動回路を接続した状態を示す結線図である。行電極3 10は行電極駆動回路41に接続され、列電極311は 列電極駆動回路42に接続される。また、全画素で共通 とされる上部電極バスライン32は、上部電極駆動回路 45に接続される。ここで、各駆動回路(41,42) と、電子源板との接続は、例えば、テープキャリアパッ ケージを異方性導電膜で圧着したものや、各駆動回路 (41,42)を構成する半導体チップを、電子源板の 基板14上に直接実装するチップオングラス等によって 行う。なお、図示は省略しているが、メタルバック膜1 22には、加速電圧源から3~6KV程度の加速電圧が 常時印加される。また、図10では、3行、3列しか記 載していないが、実際の画像表示装置は、数100行× 数1000列配列されるものであって、図11ではその 一部分のみ記載していることはいうまでもない。

【0040】図11は、図10に示す各駆動回路から出

力される駆動電圧の波形の一例を示すタイミングチャー トである。ここで、n番目の行電極310をRn、m番 目の列電極311をCm、n番目の行電極310と、m 番目の列電極311との交点のドットを (n、m)で表 すことにする。時刻t1において、R1の行電極310 に、 $V_{R1}$ なる電圧を印加する。ここでは、 $V_{R1} = 15V$ とした。また、C1およびC2の列電極311には、V c2=0 V なる電圧を印加し、C 3の列電極311には、 Vc1=10Vなる電圧を印加する。上部電極駆動回路4 5の出力電圧は $V_{U1} = 10$  Vとする。すると、R 1の行 電極310にゲート電極が接続された画素トランジスタ 302のゲート電圧Vgは15Vとなるので、各画素ト ランジスタ302が導通状態になる。したがって、ドッ ト(1,1)、(1,2)の上部電極11と下部電極1 3との間には( $V_{U1}-V_{C2}$ )= 10 Vなる電圧が印加さ れるので、( $V_{01}-V_{c2}$ )を電子放出開始電圧以上に設 定しておけば、この2つのドットの薄膜型電子源素子か らは電子が真空10中に放出される。放出された電子 は、メタルバック膜112に印加された電圧により加速 された後、蛍光体(114A~114C)に衝突し、蛍 光体(114A~114C)を発光させる。一方、ドッ ト(1、3)の上部電極11と下部電極13との間の電 圧は  $(V_{U1} - V_{C1}) = OV$ なので電子は放出されない。 時刻t2において、R2の行電極310に $V_{R1}$ なる電圧 を印加し、C1の列電極311にVc2なる電圧を印加す ると、同様にドット(2、1)が点灯する。このように して、図11の電圧波形を印加すると、図10の斜線を 施したドットのみが点灯する。このようにして、列電極 311に印加する信号を変えることにより所望の画像ま たは情報を表示することができる。また、列電極311 への印加電圧の大きさをVc1~Vc2の範囲で画像信号に 合わせて適宜変えることにより、階調のある画像を表示 することができる.

【0041】時刻t4において、全ての行電極301に $V_{R1}$ の電圧を印加して全ての画素トランジスタを導通状態にし、全ての列電極311に $V_{C2}$ なる電圧を印加する。この状態で、上部電極駆動回路45の出力電圧を $V_{U2}$ とする。ここでは、 $V_{U2}$ は-5 V程度とした。すると、全てのドットに対して、 $V_{U2}$ - $V_{C2}$ =-5 Vが印加される。このように逆極性の電圧(反転パルス)を印加することにより薄膜型電子源素子の寿命特性を向上できる。また、本実施の形態のように、上部電極駆動回路45に反転パルス出力機能を付けることにより、列電極駆動回路42の構成が単純になる。回路数が多い列電極駆動回路42を単純化することは低コスト化に極めて有効である。反転パルスを印加する期間(図10のt4~t5、t8~t9)としては、映像信号の垂直帰線期間を用いると、映像信号との整合性が良い。

【0042】なお、前記説明では、画素トランジスタとしてpoly-Siを用いた薄膜トランジスタを用いた

例を示したが、a-Siを用いた薄膜トランジスタ (T FT)を用いても同様の効果が得られるのは言うまでも ない。ただし、a-Siを用いたTFTを用いる場合 は、基板110と基板14とを封止する際、低温封止プ ロセスを用いることにより、a-Siを用いたTFTの 劣化を防止する必要がある。poly-Siを用いたT FTを用いて、駆動回路(行電極駆動回路41、列電極 駆動回路42または上部電極駆動回路45)を基板上に 形成することもできる。この場合の基板14上の構成の 一例を図12に示す。この図12に示す構成では、基板 14上に、画像表示領域101と行電極駆動回路ブロッ ク810と列電極駆動回路ブロック811とが形成され る。画像表示領域101には、行電極310と列電極3 11の各交点に画案トランジスタ302と薄膜型電子源 素子301を形成する。行電極駆動回路ブロック810 には、行電極310に接続する行電極駆動回路41とシ フトレジスタを含む論理回路が形成される。列電極駆動 回路ブロック811には、列電極311に接続する列電 極駆動回路42と直並列変換回路を含む論理回路が形成 される。このようにすると、行電極駆動回路ブロック8 10および列電極駆動回路ブロック811内で直列-並 列変換が行われるので、基板14の外部から送る信号線 の本数が大幅に削減でき、実装コストを低減できる。

【0043】[実施の形態2]本発明の実施の形態2の 画像表示装置において、表示パネルは前記実施の形態1 と同じものを用いる。本実施の形態の画像表示装置は、 列電極駆動回路42が定電流回路を有する点で、前記実 施の形態1と相違する。図13は、本実施の形態の列電 極駆動回路42の一例の概略内部構成を示すブロック図 である。図13に示すように、本実施の形態の列電極駆 動回路42は、定電圧回路51、定電流回路52、バル ス幅変調(PWM)回路53および切替回路54を有す る。図14は、本発明の実施の形態2の画像表示装置に おいて、各電極駆動回路(41、42、45)から出力 される駆動電圧の波形の一例を示すタイミングチャート である。なお、本実施の形態においても、図示は省略し ているが、メタルバック膜122には加速電圧源から3 ~6KV程度の加速電圧が常時印加される。ここで、前 記実施の形態1と同様、n番目の行電極310をRn、 m番目の列電極311をCm、n番目の行電極310 と、m番目の列電極311との交点のドットを(n、 m)で表すことにする。なお、図14において、駆動波 形中の点線部は定電流出力を示す。

【0044】時刻t1において、R1の行電極310への印加電圧を $V_{R1}$ にして、R1の行電極310にゲート電極が接続される画素トランジスタ302を導通状態にしてから、C1およびC2の列電極311に、切替回路54により定電圧回路51から定電圧 $V_{C3}$ を短期間印加した後、切替回路54を定電流回路52に切り替え、定電流回路52により定電流出力とする。所定の定電流パ

ルス期間が終了後、抵抗を介して接地電位(アース電 位)に接続する。なお、本実施の形態では、接地電位に 接続したが、電子源の電子放出動作が停止する状態であ れば他の電位であってもかまわない。定電圧Vcaは、列 電極311に付帯する浮遊容量を充電するために印加す るもので、定電圧印加期間は、浮遊容量を充電できる時 間に設定すればよい。本実施の形態では4μsとした。 R1の行電極31,0にゲート電極が接続される導通状態 の画案トランジスタ302により、列電極駆動回路42 からの駆動電圧が印加される薄膜型電子源素子301は t1~t2の期間電子を放出するが、この期間は本実施 の形態では64μsに設定している。したがって、電子 放出量は定電流期間の放出電流でほとんど決まる.蛍光 面の発光輝度は電子放出量に比例するので、発光輝度は 列電極駆動回路42の定電流出力で設定できる。したが って、輝度ー電圧特性、即ち、放出電流ー電圧特性にバ ラツキがある場合に本方法は特に有効である。また、定 電圧印加期間の印加電圧Vc3は定電流を印加した時の電 圧値とほぼ等しいか、わずかに高い電圧値に設定する。 なお、浮遊容量が小さく、定電流出力のみでも充分高速 に追従する場合には定電圧印加期間は不要である。同様 にして、R2の行電極310以降の画素についても、列 電極駆動回路の出力電流に応じて電子放出、即ち、蛍光 体の発光が制御される。結果的に、図10の斜線部の画 素が発光する。このようにして任意の画像を表示でき る。さらに、パルス幅変調(PWM)回路53により、 定電流出力となる期間を制御することにより、階調のあ る画像を表示することができる。あるいは、パルス幅変 調の代わりに、定電流回路52の定電流出力値を階調に 応じて変えて階調のある画像を表示するようにしてもよ く、さらに、定電流出力値の変調とパルス幅変調を組み 合わせて階調のある画像を表示するようにしてもよい。 期間(t4~t5、t8~t9)の反転パルス印加期間 は、全ての列電極311に定電圧出力(電圧値はVc2) を印加する。このように、本実施の形態では、各画素を 薄膜型電子源索子301と画索トランジスタ302の組 み合わせて構成し、かつ列電極駆動回路42に定電流回 路52を用いるようにしたので、画素トランジスタ30 2の特性バラツキが表示画像に与える影響を低減し、表 示品質を向上させることができるばかりでなく、画素ト ランジスタ302の特性バラツキの許容範囲を大幅に広 げることができ、製造歩留まりを向上させることができ る.

【0045】[実施の形態3]本発明の実施の形態3として、電界放射型陰極を用いた画像表示装置を、図15、図16、図17を用いて説明する。図15は、本実施の形態における、基板上に作成される画案トランジスタと電界放射型電子源の平面図である。図16は、本実施の形態の電界放射型陰極の要部断面構造を示す断面図であり、図15のA-B切断線の要部断面図である。以

下、図15, 図16を用いて、本実施の形態の電界放射 型陰極の構造について説明する。ガラス基板14上に列 電極311(画案トランジスタ302のソースを兼わ る)とクロム(Cr)等で形成した下地電極701を形 成する。オーミック・コンタクトを得るための接触層で 02をn'-a-Siで形成した後、a-Si:H層7 03を形成する。a-Si:H層703上に、クロム (Cr) 層704を介してエミッタ・チップ707をa -Siで形成する。さらに、SiO₂膜により絶縁層7 05を形成し、最後に、画素トランジスタ・ゲート60 1(行電極310と一体形成)と電界放射ゲート706 とを形成する。図16の平面図では、電界放射ゲート7 06のパターンは点線で記してある。電界放射ゲート7 06は電子源マトリクス内の全画素に対して共通とす る。したがって、この電子源マトリクスの構成は図1に おいて薄膜型電子源素子301の部分に代わりに電界放 射型電子源を配置したものに等しい。なお、この実施の 形態の構造は、例えば、International Display Works hop'98 Proceedings、pp.667-670 (1998) に記された製 法で製造できる。この基板を、図7~図9と同様に、電 子源素子と蛍光体とを位置を合わせてパネル封止し、表 示パネルとする.このパネルは、図1に示したように駆 動回路に結線する。ただし、図1において、301を電 界放射型電子源と読み換え、32、45をそれぞれ電界 放射ゲート706、電界放射ゲート駆動回路45と読み 替える。

【0046】図17は、本実施の形態3の画像表示装置 において、各駆動回路から出力される駆動電圧の波形の 一例を示すタイミングチャートである。ここで、前記実 施の形態1と同様、n番目の行電極310をRn、m番 目の列電極311をCmで表すことにする。電界放射ゲ ート706には常時Vu1=100V程度の電圧が印加さ れている。したがって、電流を制限している画素トラン ジスタ302が導通状態になると、電界放射によりエミ ッタ・チップ707から真空中に電子が放出され、蛍光 体を励起・発光させる。時刻t1において、R1の行電 極310に、 $V_{R1}=60$ V程度の電圧が印加されると、 R1の行電極310にゲート電極が接続された画素トラ ンジスタ302が導通状態になる。ここで、列電極駆動 回路42から定電圧Vc2を4μs程度出力した後、定電 流回路に切り替える。期間 t 1~t 2は64μs程度な ので、期間 t 1~t 2に放出される電荷量は定電流設定 値でほぼ支配される。電界放射型電子源からの放出電流 にはノイズが発生したり、画素により放出電流量がばら ついたりするが、放出電流量は列電極駆動回路内の定電 流回路により制限されるので放出電流は安定になる。ま た、本実施の形態においては、画素トランジスタ302 は有限な抵抗値を持つスイッチとして働いているが、定 電流回路で駆動しているので、画素トランジスタ302

の抵抗値のバラツキは放出電流量に影響しない。したが って、画素トランジスタの特性バラツキが表示画像に与 える影響を低減し、表示品質を向上させることができる ばかりでなく、画素トランジスタの特性バラツキの許容 範囲を大幅に広げることができ、製造歩留まりを向上さ せることができる。なお、定電流出力に先立って短期間 定電圧出力をするのは、列電極311に伴う浮遊容量を 高速に充電するためである。したがって、定電流出力の みで高速に応答する場合はこの定電圧出力は不要であ る。同様にして、R2の行電極310以降の画素につい ても、列電極駆動回路の出力電流に応じて電子放出、即 ち、蛍光体の発光が制御される。結果的に、図10の斜 線部の画案が発光する。このようにして任意の画像を表 示できる。本実施の形態は、電界放射型電子源を用いた 場合を記したが、本実施の形態において、表面伝導型電 子源を用いても同じ効果、即ち、特性バラツキがある画 素トランジスタを用いても均一な画像が得られることは 明らかである。表面伝導型電子源の作成方法は、例え ば、ジャーナル・オブ・ソサイアティ・フォー・インフ ォメーション・ディスプレイ誌 (Journal of the Socie ty for Information Display) 第5卷第4号 (1997 年発行)第345頁~第348頁に記載されている。 【0047】[実施の形態4]本発明の実施の形態4と して、有機電界発光素子(有機EL素子)を用いた画像 表示装置を、図18、図19、図20を用いて説明す る。図18は、本実施の形態の画像表示装置の平面図で あり、図19は、本実施の形態の画像表示装置の要部断 面構造を示す断面図であり、図18のA-B切断線の要 部断面図である。以下、図18、図19を用いて、本実 施の形態の画像表示装置の構造について説明する。無ア ルカリガラスなどの透光性基板14の上に、ソース電極 602、ドレイン電極603、poly-Si膜60 0、ゲート絶縁膜604、ゲート電極601で形成され る薄膜トランジスタを形成する。ゲート電極601は行 電極310に結線され、ソース電極602は列電極31 1に結線されている。行電極310と列電極311は層 間絶縁膜606により互いに絶縁されている。この薄膜 トランジスタはパッシベーション膜608で被覆されて いる。パッシベーション膜608は、図18中に点線で 示すパターンから分かるように、行電極310と列電極 311をも被覆する。これらの構造は、前記実施の形態 1と同様の方法で形成できる。ドレイン電極603は、 接続電極607を介して陽極720に接続される。陽極 720は、例えば、ITO膜(Snをドープした酸化イ ンジウム膜)など透明な電極を用いる。陽極720上に は、有機発光層722が全面に形成される。有機発光層 722は、陽極側からホール注入層、ホール輸送層、有 機発光層、電子輸送層の順に積層したものであり、それ ぞれの材料組成は、例えば、1997 S

ID International Symposium Digest of Technical Papers、1073頁~1076頁(19

97年5月発行)に記載されている。あるいは、有機発光層722として、1999 SID International Symposium Digest of Technical Papers、pp.372~375 (1999.5月)に記されたボリマー型の発光層を用いても良い。また、有機発光層722上には、陰極724が全面に形成される。図18、図19には示していないが、最後にマトリクス全体を保護膜で被覆し、水分などの侵入を防ぐ。このように、各画素の有機Eし素子の陽極720が画素トランジスタのドレイン電極に接続され、陰極724が全画素共通電極となっている。したがって、マトリクスとしての回路構成は、図1において、301を有機Eし素子と読み替え、32を陰極724、45を陰極駆動回路と読み替えた構成になる。

【0048】図20は、本実施の形態4の画像表示装置 において、各駆動回路から出力される駆動電圧の波形の 一例を示すタイミングチャートである。ここで、前記実 施の形態1と同様、n番目の行電極310をRn、m番 目の列電極311をCmで表すことにする。陰極724 には、常時一定電圧Vulを印加する。本実施の形態では  $V_{01} = 0$  Vとした。時刻 t 1 において、R 1 の行電極 3 11に、 $V_{R1} = 15$ V程度の電圧を印加すると、R1の 行電極311にゲート電極が接続された画索トランジス タ302が導通状態になる。ここで、列電極駆動回路か ら定電圧V<sub>c3</sub>(ただし、V<sub>c3</sub>>V<sub>U1</sub>)を4μs程度出力 した後、定電流回路に切り替える。すると、有機EL素 子の陽極720から陰極724に向かって電流が流れ、 有機発光層722が発光する。期間t1~t2は64μ s程度なので、期間t1~t2に有機EL素子に流れる 電荷量は定電流設定値でほぼ支配される。有機EL素子 の電圧一輝度特性には画案によりバラツキがある場合が あるが、注入電流量は列電極駆動回路内の定電流回路に より制限されるので一定になり、発光輝度も定電流回路 の設定値により規定され、バラツキが解消される。ま た、本実施の形態においては、画素トランジスタ302 は有限な抵抗値を持つスイッチとして働いているが、定 電流回路で駆動しているので、面素トランジスタ302 の抵抗値のバラツキは放出電流量に影響しない。なお、 定電流出力に先立って短期間定電圧出力をするのは、列 電極311に伴う浮遊容量を高速に充電するためであ る。したがって、定電流出力のみで高速に応答する場合 はこの定電圧出力は不要である。同様にして、R2の行 電極311以降の画案についても列電極駆動回路の出力 電流に応じて有機EL索子の発光が制御される。結果的 に、図10の斜線部の画素が発光する。このようにして 任意の画像を表示できる。

【0049】本実施の形態で述べたように、有機EL案子を画素トランジスタ302とを用いて画像表示装置を構成すると、従来の画案トランジスタを用いないものと比べて、以下の利点がある。従来の方式では、選択した

行電極310には、その行電極310の接続された全て の有機EL索子の電流が流れるので、配線抵抗を十分に 低くしなければならないが、本実施の形態では行電極3 10に電流が集中しないので配線抵抗の制約が緩和され る。即ち、従来の方式で行電極に集中して流れていた電 流は、本実施の形態では陰極724に流れるが、陰極7 24は全面に形成されたベタ電極なので、電流が分散し て流れる。また、本実施の形態では陰極724は全画素 共通なので陰極のパターン化が不要であり、製造が容易 である。また、すでに述べたように、本実施の形態では 有機EL索子の電流ー電圧特性にバラツキがあっても許 容される。さらに、画素トランジスタの特性バラツキが 表示画像に与える影響を低減し、表示品質を向上させる ことができるばかりでなく、画素トランジスタの特性バ ラツキの許容範囲を大幅に広げることができ、製造歩留 まりを向上させることができる。一方、定電流回路を構 成した画素トランジスタと有機EL索子を組み合わせた 画像表示装置が、例えば、1999 SID International Sym posium Digest of Technical Papers, pp. 438~441 (1 999. 5月)に記されている。この文献記載の方式では、 1 画素に4個のトランジスタが必要だが、本発明では1 個で済み、作りやすい。また、各画素2個のトランジス タの構成で定電流回路を方法も提案されているが、この 場合は画素トランジスタの飽和領域の定電流特性を利用 するため、前述のように画案トランジスタのバラツキの 影響が大きく、製造が困難である。なお、有機EL素子 の代わりに発光ダイオードを用いて図1の構成にした場 合も、本実施の形態と同様の効果を得られることはいう までもない。以上、本発明者によってなされた発明を、 前記実施の形態に基づき具体的に説明したが、本発明 は、前記実施の形態に限定されるものではなく、その要 旨を逸脱しない範囲において種々変更可能であることは 勿論である。

### [0050]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。

- (1) 本発明によれば、画像表示装置の消費電力を低減 することができる。
- (2) 本発明によれば、表示画像の輝度ばらつきを低減 し、表示品質を向上させることが可能となる。

### 【図面の簡単な説明】

【図1】本発明の画像表示装置の薄膜マトリクスの一例の概略成を示す図である。

【図2】MOSトランジスタの特性を説明するための図 である。

【図3】本発明の実施の形態1の画素トランジスタの配置を表す平面図である。

【図4】本発明の実施の形態1の電子源板の要部断面構

造を示す断面図である。

【図5】本発明の実施の形態1の画案トランジスタの製造方法を説明するための図である。

【図6】本発明の実施の形態1の膜型電子源マトリクスの製造方法を説明するための図である。

【図7】本発明の実施の形態1の表示パネルを、蛍光表示板側から見た平面図である。

【図8】本発明の実施の形態1の表示パネルから蛍光表 示板を取り除き、表示パネルの蛍光表示板側から電子源 板を見た平面図である。

【図9】本発明の実施の形態1の表示パネルの構成を示す要部断面図である。

【図10】本発明の実施の形態1の表示パネルに、駆動 回路を接続した状態を示す結線図である。

【図11】図10に示す各駆動回路から出力される駆動 電圧の波形の一例を示すタイミングチャートである。

【図12】本発明の実施の形態1の表示パネルにおいて、各駆動回路を電子源板上に形成した例を示すブロック図である。

【図13】本発明の実施の形態2の列電極駆動回路の一 例の概略内部構成を示すブロック図である。

【図14】本発明の実施の形態2の画像表示装置において、各電極駆動回路から出力される駆動電圧の波形の一例を示すタイミングチャートである。

【図15】本発明の実施の形態3の画像表示装置における、基板上に作成される画素トランジスタと電界放射型電子源の平面図である。

【図16】本発明の実施の形態3の電界放射型陰極の要 部断面構造を示す断面図である。

【図17】本発明の実施の形態3の画像表示装置において、各駆動回路から出力される駆動電圧の波形の一例を示すタイミングチャートである。

【図18】本発明の実施の形態4の画像表示装置の平面 図である。

【図19】本発明の実施の形態4の画像表示装置の要部 断面構造を示す断面図である。

【図20】本発明の実施の形態4の画像表示装置において、各駆動回路から出力される駆動電圧の波形の一例を示すタイミングチャートである。


【図21】薄膜型電子源の代表例であるMIM型電子源の動作原理を説明するための図である。

【図22】従来の薄膜電子源マトリクスの概略構成を示す図である。

### 【符号の説明】


10…真空、11…上部電極、12…トンネル絶縁層、 13…下部電極、14,110…基板、15…保護層、 32…上部電極バスライン、41…行電極駆動回路、4 2…列電極駆動回路、45…上部電極駆動回路、51… 低電圧回路、52…定電圧回路、53…パルス幅変調回 路、60…スペーサ、54…切替回路、114A…赤色 蛍光体、114B…緑色蛍光体、114C…青色蛍光 体、120…ブラックマトリクス、122…メタルバッ ク膜、301…薄膜型電子源素子、302…画素トラン ジスタ、310…行電極、311…列電極、501…レ ジスト、600…多結晶シリコン (Si)膜、601… ゲート電極、602…ソース電極、603…ドレイン電 極、604…ゲート絶縁膜、606…層間絶縁膜、60 7…接触電極、608…パッシベーション膜、701… 下地電極、702…接触層、703…a-Si:H膜、 704…クロム (Cr) 層、705…絶縁膜、706… 電界放射ゲート、707…エミッタ・チップ、720… 陽極、722…有機発光層、724…陰極、810…行 電極駆動回路ブロック、811…列電極駆動回路ブロッ ク.

【図1】





[図2]

図 2




 $V_{DS}$ 






【図11】









【図14】





【図17】

# 図17




【図19】

E 1 9

[図20]





### (21) \$2001-84927 (P2001-8P1VA)

### 【図21】

# 

### フロントページの続き

(51) Int. Cl.7

識別記号

FI HO1J 29/04 テーマコード(参考)

HO1J 29/04

29/96

(72)発明者 楠 敏明

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(72) 発明者 佐川 雅一

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

Fターム(参考) 5CO31 DD09 DD17

29/96

5C032 AA01

5C036 EE16 EE19 EF01 EF06 EF09

EG12 EG48 EH02 EH04

5C080 AA08 BB05 CC03 DD26 FF10

HH17 JJ06 KK02 KK43

5C094 AA04 AA22 AA53 BA03 BA23

BA27 BA32 BA34 CA19 DA13

DB01 DB04 DB10 EA04 EA10

FA01 FA02 FB12 FB14 FB15

GA10